

PATENT ABSTRACTS OF JAPAN

(11) Publication number : 10-223497
(43) Date of publication of application : 21.08.1998

(51) Int. CI.

H01L 21/02

H01L 21/306

H01L 21/304

(21) Application number : 09-032790

(71) Applicant : SHIN ETSU HANDOTAI CO LTD
NAGANO DENSHI KOGYO KK

(22) Date of filing : 31.01.1997


(72) Inventor : MITANI KIYOSHI
YOSHIZAWA KATSUO

(54) MANUFACTURE OF LAMINATED SUBSTRATE

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent a groove from being generated due to the lack of uniformity of the thickness of an oxide film by a method wherein, before the surface of a thin film is vapor-phase-etched, at least the oxide film on an unbounded part at a support-side substrate is removed.

SOLUTION: Out of a bonding wafer 2 and a base wafer 3 which are prepared, a heat treatment is executed to the bonding wafer 2, and an oxide film 4 is formed on its surface. Then, the bonding wafer 2 on which the oxide film is formed and the base wafer 3 are brought into close contact in a clean atmosphere, a heat treatment is executed in an oxidizing atmosphere, both are bonded firmly, and a pasted substrate 1 is formed. Then, the outer circumferential part of the bonding wafer 2 in which an unbounded part exists is ground and removed down to a prescribed thickness (t) over a width (w), and the unbounded part in the outer circumferential part of the bonding wafer 2 is removed completely by an etching operation. Thereby, the surface of the bonding wafer 2 is ground and polished so as to form a thin film down to a desired thickness, and an oxide film on the base wafer 3 is etched and removed. Lastly, the surface of an SOI layer 6 is vapor-phase-etched, and the thickness of the thin film is made uniform.



LEGAL STATUS

[Date of request for examination] 13.08.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C) 1998, 2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-223497

(43)公開日 平成10年(1998)8月21日

(51)Int.Cl.⁶

H 01 L 21/02
21/306
21/304

識別記号

3 2 1

F I

H 01 L 21/02
21/304
21/302

B
3 2 1 M
P

審査請求 未請求 請求項の数5 FD (全6頁)

(21)出願番号

特願平9-32790

(22)出願日

平成9年(1997)1月31日

(71)出願人 000190149

信越半導体株式会社

東京都千代田区丸の内1丁目4番2号

(71)出願人 591037498

長野電子工業株式会社

長野県更埴市大字屋代1393番地

(72)発明者 三谷 清

群馬県安中市磯部2丁目13番1号 信越半導体株式会社半導体磯部研究所内

(72)発明者 吉沢 克夫

長野県更埴市大字屋代1393番地 長野電子工業株式会社内


(74)代理人 弁理士 好宮 幹夫

(54)【発明の名称】貼り合わせ基板の作製方法

(57)【要約】 (修正有)

【課題】 未結合部を除去する工程を有する貼り合わせ基板の作製方法において、薄膜の表面を気相エッチングしても、支持側基板(ベースウェーハ)の未結合部の表面(テラス部)に溝が形成されることのない、貼り合わせ基板の作製方法を提供する。

【解決手段】 二枚の半導体基板のうち、少なくとも一方の半導体基板の表面に酸化膜を形成し、該酸化膜を介して他方の半導体基板と密着させ、これに酸化性雰囲気下で熱処理を加えて強固に結合させた後、デバイス作製側基板の外周部の未結合部を完全に除去し、かかる後に該デバイス作製側基板を所望厚さまで薄膜化した後、その薄膜の表面を気相エッチングして該薄膜の厚さを均一化する貼り合わせ基板の作製方法において、前記薄膜の表面を気相エッチングする前に、少なくとも支持側基板の未結合部上の酸化膜を除去することを特徴とする貼り合わせ基板の作製方法。



1

【特許請求の範囲】

【請求項1】二枚の半導体基板のうち、少なくとも一方の半導体基板の表面に酸化膜を形成し、該酸化膜を介して他方の半導体基板と密着させ、これに酸化性雰囲気下で熱処理を加えて強固に結合させた後、デバイス作製側基板の外周部の未結合部を完全に除去し、かかる後に該デバイス作製側基板を所望厚さまで薄膜化した後、その薄膜の表面を気相エッティングして該薄膜の厚さを均一化する貼り合わせ基板の作製方法において、

前記薄膜の表面を気相エッティングする前に、少なくとも支持側基板の未結合部上の酸化膜を除去する、ことを特徴とする貼り合わせ基板の作製方法。

【請求項2】前記デバイス作製側基板の外周部の未結合部を除去する工程は、

デバイス作製側基板の外周部を所定厚まで研削して除去し、その後エッティングにより該デバイス作製側基板外周部の未結合部を完全に除去するようにする、ことを特徴とする請求項1に記載の貼り合わせ基板の作製方法。

【請求項3】前記デバイス作製側基板の外周部の未結合部を除去する工程は、

デバイス作製側基板の外周部を除いてマスキングし、その後エッティングにより該デバイス作製側基板外周部の未結合部を完全に除去するようにする、ことを特徴とする請求項1に記載の貼り合わせ基板の作製方法。

【請求項4】前記デバイス作製側基板の外周部の未結合部を除去する工程は、

デバイス作製側基板を研削後、その研削面の外周部を除いてマスキングし、その後エッティングにより該デバイス作製側基板外周部の未結合部を完全に除去するようする、

ことを特徴とする請求項1に記載の貼り合わせ基板の作製方法。

【請求項5】前記デバイス作製側基板の外周部の未結合部を除去する工程において行われるエッティングは、アルカリエッティングで行われる、

ことを特徴とする請求項2ないし請求項4のいずれか1項に記載の貼り合わせ基板の作製方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、二枚の半導体基板を貼り合わせる貼り合わせ基板の作製方法、特に二枚のシリコン単結晶基板をシリコン酸化膜を介して貼り合わせて作製する、いわゆる貼り合わせSOI(Silicon on Insulator)基板の作製方法に関するものである。

【0002】

【従来の技術】SOI基板の作製方法として、2枚のシリコン単結晶基板をシリコン酸化膜を介して貼り合わせる技術、例えば特公平5-46086号公報に示される

2

ように、少なくとも一方の基板に酸化膜を形成し、接合面に異物を介在させることなく相互に密着させた後、およそ200~1200°Cの温度で熱処理して結合強度を高める方法が、従来より知られている。

【0003】熱処理を行うことにより結合強度が高められた貼り合わせ基板は、その後の研削及び研磨工程が可能となるため、デバイス作製側基板を研削及び研磨により所望の厚さに薄膜化することにより、素子形成を行うSOI層を形成することができる。

【0004】しかし、こうして作製された貼り合わせ基板の周辺約1~3mmには、未結合部分が存在することが知られており、この部分を除去するため、例えば特開平3-89519号、特開平4-263425号のような技術が開発されている。

【0005】これらの方法は、未結合部の除去はできるけれども、デバイス作製側基板(ボンドウエーハ)の外周部を、支持側基板となる他方の基板(ベースウエーハ)に達するまで研削するものであるために、ベースウエーハの形状を元のウエーハ形状から大きく変更してしまい、その後の工程において、通常のウエーハと同様にハンドリング等の扱いができないものである。

【0006】このような問題点のないものとして、特開平3-250616号のように、ウエーハ周辺部を除いてマスキングテープを粘着し、然る後にエッティングして、ウエーハ周辺部の未結合部を除去するもの、あるいは特開昭64-89346号のように、ボンドウエーハの周辺部全部をエッティングにより除去するものなどがある。

【0007】さらには、特開平7-45485号のような方法も提案されている。これは、未結合部を除去するのに、ボンドウエーハの外周部をベースウエーハにダメージが達しない厚さまで研削して除去し、その後エッティングにより該ボンドウエーハ外周部の未結合部を完全に除去し、かかる後に該ボンドウエーハを研削・研磨して、所望厚さまで薄膜化することによって貼り合わせ基板を作製する方法である。

【0008】これらの方法では、ベースウエーハの形状を変更することもなく、未結合部の除去が可能となる。

【0009】一方、近年の半導体デバイスの高集積化、高速度化により、SOI層の厚さはさらなる薄膜化が要求されており、1ミクロン以下といった極薄のSOI層が要求されるようになってきている。従って、このような極薄のSOI層を貼り合わせ基板で作製するためには、最低でも0.1±0.01ミクロンの膜厚と加工精度が必要とされている。

【0010】この貼り合わせ基板で0.1±0.01ミクロンの膜厚と加工精度を実現するための技術として、特開平5-160074号公報に開示されているいわゆるPACE(plasma assisted chemical etching)法と呼ばれる方法が開発された。このPACE法は気相エッ

50

チングによる薄膜の厚さを均一化する方法であり、予め均一化しようとするシリコン層の厚さの分布を測定して、厚さ分布のマップを作成し、そのマップにしたがって数値制御により厚い部分を局部的に気相エッティングにより除去することによって、極薄でかつ膜厚がきわめて均一な薄膜を作製することができるものである。

【0011】

【発明が解決しようとする課題】ところが、未結合部を除去する工程を有する貼り合わせ基板の作製方法において、極薄で膜厚の均一なSOI層を得るために、薄膜の表面を気相エッティングすると、支持側基板（ベースウエーハ）の未結合部の表面に溝（トレンチ、くぼみ等名称にはこだわらない）が形成され、その後のデバイス工程で、フォトレジストがこの溝に残留したり、露光工程で焦点が合わなくなるといった問題が生じている。

【0012】そこで、本発明は上記問題点に鑑みなされたもので、未結合部を除去する工程を有する貼り合わせ基板の作製方法において、薄膜の表面を気相エッティングしても、支持側基板（ベースウエーハ）の未結合部の表面（テラス部）に溝が形成されることのない、貼り合わせ基板の作製方法を提供し、その後のデバイス工程で、フォトレジストがこの溝に残留したり、露光工程で焦点が合わなくなるといった問題を解決することを目的とする。

【0013】

【課題を解決するための手段】上記目的を達成するため本発明の請求項1に記載した発明は、二枚の半導体基板のうち、少なくとも一方の半導体基板の表面に酸化膜を形成し、該酸化膜を介して他方の半導体基板と密着させ、これに酸化性雰囲気下で熱処理を加えて強固に結合させた後、デバイス作製側基板の外周部の未結合部を完全に除去し、かかる後に該デバイス作製側基板を所望厚さまで薄膜化した後、その薄膜の表面を気相エッティングして該薄膜の厚さを均一化する貼り合わせ基板の作製方法において、前記薄膜の表面を気相エッティングする前に、少なくとも支持側基板の未結合部上の酸化膜を除去することを特徴とする貼り合わせ基板の作製方法である。

【0014】このように、薄膜の表面を気相エッティングする前に、少なくとも支持側基板の未結合部上の酸化膜を除去すれば、当該部分（テラス部）は気相エッティングにより均一にエッティング除去されるために、酸化膜厚の不均一性に伴う溝の発生を防止することができる。

【0015】また、本発明の適用にあっては、請求項2に記載したように、デバイス作製側基板の外周部の未結合部を除去する工程を、デバイス作製側基板の外周部を所定厚まで研削して除去し、その後エッティングにより該デバイス作製側基板外周部の未結合部を完全に除去するようにもよいし、請求項3に記載したように、デバイス作製側基板の外周部を除いてマスキングし、その後

エッティングにより該デバイス作製側基板外周部の未結合部を完全に除去するようにもよい。また、さらには請求項4に記載したように、デバイス作製側基板を研削後、その研削面の外周部を除いてマスキングし、その後エッティングにより該デバイス作製側基板外周部の未結合部を完全に除去するようにもよい。

【0016】このように、本発明の方法は、支持側基板の形状を変更することなく、デバイス作製側基板の外周部の未結合部を除去する工程を有する方法においては、支持側基板のテラス部に膜厚の不均一な酸化膜が残ることになるので、これが原因で発生するテラス部の溝を防止するのに有效地に作用するものである。

【0017】この場合、請求項5のように、デバイス作製側基板の外周部の未結合部を除去する工程において行われるエッティングは、アルカリエッティングで行うのが好ましい。このように、未結合部を除去するエッティングを、アルカリエッティングとすれば、エッティング速度の選択性が大きいために、支持側基板上の不均一な酸化膜をこの工程で一部除去してしまうことがなく、溝形成防止により好ましい。

【0018】

【発明の実施の形態】以下に本発明の実施の形態を、デバイス作製側基板の外周部の未結合部を除去する工程を、デバイス作製側基板の外周部を所定厚まで研削して除去し、その後エッティングにより該デバイス作製側基板外周部の未結合部を完全に除去するようにした場合につき、図面を参照して説明するが、本発明はこれらに限定されるものではない。ここで、図1は本発明にかかる貼り合わせ基板の作製工程の概略を示す流れ図である。

【0019】本発明者らは、未結合部を除去する工程を有する貼り合わせ基板の作製方法において、極薄で膜厚の均一なSOI層を得るために、薄膜の表面を気相エッティングすると、支持側基板（ベースウエーハ）の未結合部の表面に溝が形成される原因を、種々調査検討したところ、これは未結合部が存在する領域の酸化膜の厚さが不均一であり、外周部に行くほど厚くなっていることに起因することをつきとめ、本発明を完成させたものである。

【0020】以下、本発明を工程順にしたがって説明すると、図1においてまず、貼り合わせによりSOI基板を作製するための原料ウェーハ（単結晶シリコン鏡面ウェーハ：例えばチョクラルスキー法で作製した直径6インチ（150mm）、方位<100>のもの）であるボンドウェーハ2及びベースウェーハ3を用意する（図1（a））。そして、用意されたシリコン単結晶基板のうち、ボンドウェーハ2に熱処理を施し、ボンドウェーハ表面に酸化膜4を形成する（図1（b））。

【0021】次に、この酸化膜を形成したボンドウェーハ2とベースウェーハ3を清浄な雰囲気下で密着させる（図1（c））。これに酸化性雰囲気下で熱処理を加え

て、ボンドウエーハ2とベースウエーハ3を強固に結合させ、貼り合わせ基板1とする。熱処理条件としては、例えば、酸素または水蒸気を含む雰囲気下、200°C～1200°Cの温度で行えば良い(図1(d))。

【0022】この時、ボンドウエーハ2とベースウエーハ3が強固に結合されるとともに、貼り合わせ基板1の外表面全体にも、後工程でエッチング被膜となる酸化膜5が形成される。この結合工程では、特にベースウエーハ側が酸化されることになるが、埋め込み酸化膜4の厚さは変わらない。したがって、貼り合わせ基板1の外周部における酸化膜厚のプロファイルは、貼り合わせ基板1の周辺から1.5～3mmの領域では、酸化膜厚は埋め込み酸化膜厚とほぼ同じであるが、この領域より外側では、ウエーハ周辺に向けて急激に酸化膜厚が増大している。

【0023】こうして結合された貼り合わせ基板1の外周部約2mmには、ボンドウエーハ2とベースウエーハ3の未結合部が存在している。このような未結合部は、デバイスを作製するSOI層として用いることができない上に、後工程で割れ落ちて、種々の問題を引き起こすため除去する必要がある。

【0024】未結合部を除去するには、図1(e)に示すように、まず未結合部が存在するボンドウエーハ2の外周部を、幅wにわたって所定厚tまで研削して除去する。研削によれば、高速で除去することができるし、加工精度もよいからである。この場合、所定厚tとしてはできるだけ薄くした方が、後工程であるエッチング工程での取りしろを減少させることができるので好ましい。

【0025】しかし、エッチングと異なりシリコンウエーハを機械的に研削すると、加工歪みが生じることは良く知られており、あまり所定厚tを薄くすると、埋め込み酸化膜4、あるいはベースウエーハ3に加工歪みのようなダメージが到達してしまい、その後のエッチングによりボンドウエーハ2の外周部の未結合部を完全に除去する際に、ダメージを受けた埋め込み酸化膜4を通ってエッチング液が、ベースウエーハ3の表面にも達し、この部分に傷や凹凸を発生させ、その後のデバイス工程における歩留を低下させてしまう。したがって、外周部の研削は、埋め込み酸化膜4、ベースウエーハ3にダメージを与えることのない厚さまでとどめておく。

【0026】次に、図1(f)のように、エッチングによりボンドウエーハ2外周部の未結合部を完全に除去する。これは、酸化膜にくらべてシリコン単結晶のエッチング速度が格段に大きいエッチング液に、貼り合わせ基板1を浸漬することによって、行うことができる。すなわち、ボンドウエーハ2の外周部は、研削によってシリコンが露出しているために、エッチング液によってエッチングされるが、貼り合わせ基板1の他の部分は、酸化膜5、埋め込み酸化膜4で覆われているためにエッチングされない。

【0027】そして、本発明では研削によりボンドウエーハ2の外周部の厚さは十分に薄くされているため、短時間のエッチングで貼り合わせ基板1の外周部に存在する未結合部を完全に除去することができる。

【0028】このような選択性をもったエッチングとしては、HF+HNO₃, KOH, NaOH等によるエッチングを挙げることができるが、より選択性の大きいKOH, NaOH等によるいわゆるアルカリエッチングをするのが好ましい。

【0029】これは、Si/SiO₂のエッチング速度比は、HF+HNO₃系では約10倍程度あり、アルカリエッチングの約100倍以上にくらべ選択性が低いからである。そして、ボンドウエーハ周辺部の未結合部を完全に除去するために、エッチングは所定厚tより多少オーバーエッチングしなければならない都合上、酸化膜もある程度エッチングされることになる。したがって、選択性の低いエッチング液を用いると、エッチングされる酸化膜厚が大きくなり、ベースウエーハの未結合部(テラス部7)上の不均一な厚さの酸化膜のうち、周辺より1.5～3mmの酸化膜厚がその外側部分より薄いために、完全に溶出してしまい、その下地のSiをエッチングしてしまう。ウエーハの周辺から1.5mmまでの部分は、酸化膜厚が厚いために酸化膜が残り、結局はこれがマスクとなって、ベースウエーハの周辺部から1.5～3mmの部分の表面に、気相エッチングの有無にかかわらず、既に溝を形成することがある。

【0030】特に、近年要求される1ミクロン以下、さらには0.1～0.2ミクロンといった極薄のSOI層を製造する場合には、埋め込み酸化膜厚も0.1～0.2ミクロンといった極薄のものが要求されており、このような傾向が強い。したがって、アルカリエッチングを用いる方が好ましいのである。

【0031】次に、図1(g)に示すように、ボンドウエーハ2の表面を通常の方法に従い研削・研磨して、所望厚さまで薄膜化したのち、ベースウエーハ3の酸化膜をエッチング除去する。酸化膜を除去するエッチングは、例えば50%のフッ酸に貼り合わせ基板を3～4分浸漬すればよい。

【0032】最後に、図1(h)に示すように、SOI層6の表面を気相エッチングして薄膜の厚さを均一化する。これは、例えば高周波プラズマを空洞8内に局在化させて、気相エッチングを行うPACE法を用いることが好ましい。

【0033】この方法は、いわゆるドライエッチ法の一つで、まず貼り合わせ基板1上のSOI層6の厚さ分布を測定した後、その分布に従って、貼り合わせ基板1上を膜厚分布に応じて空洞8の走行速度を制御することにより、空洞内のプラズマに暴露される時間が制御され、その結果表面のエッチング除去量が制御されることによ

って、貼り合わせ基板1上のSOI層6の厚さを均一化

するものである。プラズマは、貼り合わせ基板1を挟んで上下に配置された、電極9、10に高周波電源11から高周波を印加することによって、空洞8内に局在化して発生させる。そして、この空洞8が貼り合わせ基板1上を自在に走行できるようになっている。

【0034】こうして、極薄のSOI層6を有する貼り合わせ基板を作製することができるが、この気相エッチング工程の前にベースウエーハの酸化膜をエッチング除去しておくのは、気相エッチングのSi/SiO₂エッチング速度比が、約10～15倍と選択性がそれほど高くないからである。

【0035】すなわち、ベースウエーハのテラス部7上に厚さの不均一な酸化膜がある状態で気相エッチングすると、ベースウエーハ上の酸化膜はむき出しとなつて、るために、プラズマによって暴露される。したがって、ベースウエーハの未結合部（テラス部）の酸化膜もある程度エッチングされることになる。

【0036】したがって、前述のボンドウエーハ周辺部の未結合部を完全に除去するためのエッチング工程と同様、選択性の低い気相エッチングにより、エッティングされる酸化膜厚も大きくなり、ベースウエーハの未結合部上の不均一な厚さの酸化膜のうち、周辺より1.5～3mmの酸化膜厚がその外側部分より薄いために、完全にエッティング除去されてしまい、その下地のSiをエッチングしてしまう。ウエーハの周辺から1.5mmまでの部分は、酸化膜厚が厚いために酸化膜が残り、結局はこれがマスクとなって、ベースウエーハの周辺部から1.5～3mmの部分の表面に、気相エッチングにより溝が形成されることになる。特に、近年要求される1ミクロン以下、さらには0.1～0.2ミクロンといった極薄のSOI層を製造する場合には、埋め込み酸化膜厚も0.1～0.2ミクロンといった極薄のものとなり、気相エッチング工程の早期の段階で酸化膜が完全に除去され、形成される溝の深さも大きくなる。

【0037】そこで、この気相エッチング工程の前にベースウエーハ表面の酸化膜をエッチング除去しておけば、不均一な厚さの酸化膜によるマスク効果を受けることなく、ベースウエーハの未結合部は一様に気相エッチングされることになるため、この部分に溝が形成されるこを防止することができる。そして、ベースウエーハ上の除去すべき酸化膜は、少なくともベースウエーハの未結合部（テラス部7）の部分とすれば足り、必ずしもベースウエーハ表面全部とする必要はない。

【0038】なお、このように気相エッチングする前に、ベースウエーハ上の酸化膜を除去することによって、ベースウエーハ上の未結合部がわずかにエッティング除去されることになるが、気相エッチングにより除去される量はせいぜい5ミクロン程度であり、表面も溝等のない均一なものであるので、後工程において問題となることはない。

【0039】

【実施例】次に本発明の実施例および比較例をあげる。（実施例、比較例）まず、直径150mm（6インチ）、厚さ625ミクロン、導電型P型、抵抗率10～20Ω·cmの鏡面研磨されたCZ基板を20枚用意し、10枚をボンドウェーハ用、10枚をベースウェーハ用に分類した。そして、これらのウェーハを図1の(a)～(d)の工程にしたがい結合して、図1(d)のような貼り合わせ基板を10枚作製した。この時、埋め込み酸化膜の厚さとなるボンドウェーハの酸化膜厚を300nmとした。

【0040】これらの基板を図1(e)(f)の工程にしたがい、外周部を研削除去のち、25%NaOHによるアルカリエッチングにより周辺部の未結合部を完全にエッチング除去した。

【0041】その後、ボンドウェーハに通常行われている研削・研磨を行い、厚さ4.3ミクロンのSOI層を有する、貼り合わせ基板を作製した。こうして、ボンドウェーハ外周部の未結合部を除去し、ボンドウェーハを所望厚さまで薄膜化した貼り合わせ基板のテラス部のプロファイルを、表面粗さ測定器SV-600（ミツトヨ社製商品名）によって測定した。その結果、埋め込み酸化膜厚300nmに対し、テラス部の残留酸化膜厚は、200～300nmであり、周辺部に行くほど厚くなるプロファイルであった。また、この時点ではテラス部に溝の形成がないことを確認した。

【0042】こうしてできたSOI基板のうち、5枚については、そのまま気相エッチングにより、ボンドウェーハの表面約4ミクロンを除去して、SOI層の厚さを均一化した（比較例）。一方、残りのSOI基板5枚については、まず基板を50%のHF溶液に浸漬し、ベースウエーハ上の酸化膜を除去した後に、気相エッチングを行い、ボンドウェーハの表面約4ミクロンを除去した（実施例）。

【0043】このような処理が終わった各貼り合わせ基板のテラス部のプロファイルを、再び前記SV-600（ミツトヨ社製商品名）によって測定し、その結果の一例を図2に示した。図2(A)は、実施例、(B)は比較例の場合である。

【0044】その結果、酸化膜を除去せずに気相エッチングを行った比較例では、ベースウエーハの周辺から1.5～3mmの領域に、深さ約4～6ミクロンの溝が形成されていたが、ベースウエーハの酸化膜を除去した後に気相エッチングをした実施例では、テラス部に溝の形成は認められず、約4ミクロン均一にエッティングされていた。

【0045】尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一

50 な構成を有し、同様な作用効果を奏するものは、いかな

るものであっても本発明の技術的範囲に包含される。

【0046】たとえば、本発明の実施形態としては、デバイス作製側基板の外周部の未結合部を除去する工程を、デバイス作製側基板の外周部を研削して除去し、その後エッチングにより未結合部を完全に除去する場合につき説明したが、本発明はこれには限定されず、デバイス作製側基板の外周部を除いてマスキングし、その後エッティングにより未結合部を完全に除去するようにしてもよいし、デバイス作製側基板を研削後、その研削面の外周部を除いてマスキングし、その後エッティングにより未結合部を完全に除去するようにしてもよい。すなわち、気相エッティングにより薄膜を均一化する工程において、テラス部に溝の発生が生じるものであれば、原則としてどのような工程でも本発明は適用し得る。

【0047】

【発明の効果】以上説明したように、本発明では未結合部を除去する工程を有する貼り合わせ基板の作製方法において、薄膜の表面を気相エッティングしても、支持側基板の未結合部の表面の酸化膜を除去した後に気相エッティングするので、テラス部が均一にエッティングされ、この

10

部分に溝が形成されることはない。したがって、その後のデバイス工程で、フォトレジストが溝に残留したり、露光工程で焦点が合わなくなるといった問題を解決することができる。

【図面の簡単な説明】

【図1】(a)～(h)は、本発明にかかる貼り合わせ基板の作製工程の概略を示す流れ図である。


【図2】実施例、比較例の気相エッティング後のテラス部プロファイルを測定した結果の一例を示した図である。

(A) 実施例、(B) 比較例。

【符号の説明】

- | | |
|------------------|-----------------|
| 1…貼り合わせ基板、 | 2…ボンドウエーハ、 |
| 3…ベースウエーハ、 | 4…酸化膜（埋め込み酸化膜）、 |
| 5…酸化膜（エッティング被膜）、 | 6…SOI層、 |
| 7…テラス部、 | 8…空洞、 |
| 9…電極、 | 10…電極、 |
| 11…高周波電源。 | |

【図1】



【図2】

